# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-085381

(43)Date of publication of application: 25.03.1994

(51)Int.CI.

H01S 3/18

(21)Application number: 04-231102

(71)Applicant: SHARP CORP

(22)Date of filing:

31.08.1992 (72)Invent

(72)Inventor: SUYAMA NAOHIRO


OBAYASHI TAKESHI HOSOBANE HIROYUKI KONDO MASAFUMI KANEIWA SHINJI

HATA TOSHIO

#### (54) SEMICONDUCTOR LASER ELEMENT AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To reduce the internal loss of a semiconductor laser element due to the optical absorption effect of a current stopping layer constituting the semiconductor laser element and to make an oscillation take place stably in a fundamental transverse mode at a high differential efficiency and in a low threshold current. CONSTITUTION: A first clad layer 3, an active layer 4, a second clad layer 5, a current stopping layer 6 provided with a striped groove 8 for forming a current path and a third clad layer 9 are laminated in order on a semiconductor substrate 1. The layer 6 has a first region 6a, whose thickness to come into contact to a place where the groove penetrates this layer is thin, and a second region 6b, which is linked with this region 6a and is thick in thickness, so that the striped groove 8 is formed in a two-step depth. The thickness D1 of the region 6a is set within a range of 0.05µ m<D1<0.3µm.



#### **LEGAL STATUS**

[Date of request for examination]

26.07.1996

[Date of sending the examiner's decision of rejection]

18.05.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平6-85381

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H01S 3/18

#### 審査請求 未請求 請求項の数7(全 12 頁)


(21)出願番号	特願平4-231102	(71)出願人	000005049 シャープ株式会社
(22)出願日	平成4年(1992)8月31日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号
		(72)発明者	大林 健 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
		(72)発明者	細羽 弘之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
		(74)代理人	弁理士 青山 葆 (外1名) 最終頁に続く

#### (54)【発明の名称】 半導体レーザ素子およびその製造方法

#### (57)【要約】

【目的】 半導体レーザ素子を構成する電流阻止層の光 吸収効果に基づく内部損失を低減する。高微分効率かつ 低閾値電流で安定に基本横モード発振を行わせる。

【構成】 半導体基板1上に、第1のクラッド層3と、 活性層4と、第2のクラッド層5と、電流通路を形成す るストライプ状の溝8が設けられた電流阻止層6と、第 3のクラッド層9が順に積層されている。電流阻止層6 は、ストライブ状の溝8が2段の深さになるように、上 記溝がこの層を貫通する箇所に接する厚さが薄い第1の 領域6aと、この第1の領域6aに連なり、厚さが厚い第 2の領域6bを有する。第1の領域6aの厚さD1は、 0.05 μm< D1<0.3 μmの範囲内に設定されてい



1

#### 【特許請求の範囲】

【請求項1】 半導体基板上に、少なくとも第1のクラ ッド層と、活性層と、第2のクラッド層と、電流通路を 形成するストライプ状の溝が設けられた電流阻止層と、 第3のクラッド層が順に積層されてなる半導体レーザ素 子において、上記電流阻止層は、上記ストライプ状の溝 が2段の深さになるように、上記溝がこの層を貫通する 箇所に接する厚さが薄い第1の領域と、この第1の領域 に連なり、厚さが厚い第2の領域を有することを特徴と する半導体レーザ素子。

【請求項2】 上記電流阻止層の第1の領域の厚さD1 は、

 $0.05 \mu m < D1 < 0.3 \mu m$ 

の範囲内にあることを特徴とする請求項1に記載の半導 体レーザ素子。

【請求項3】 半導体基板上に、少なくとも第1のクラ ッド層と、活性層と、第2のクラッド層と、複数種類の 半導体層からなり、電流通路を形成するストライプ状の 溝が設けられた電流阻止構造体層と、第3のクラッド層 が順に積層されてなる半導体レーザ素子において、

上記電流阻止構造体層は、上記ストライプ状の溝が2段 の深さになるように、上記溝がこの層を貫通する箇所に 接する厚さが薄い第1の領域と、この第1の領域に連な り、厚さが厚い第2の領域を有することを特徴とする半 導体レーザ素子。

【請求項4】 上記電流阻止構造体層の第1の領域を構 成する半導体層のうち、上記活性層が発したレーザ光を 吸収する半導体層の厚さの和D5は、

 $0.05 \mu m < D5 < 0.3 \mu m$ 

の範囲内にあることを特徴とする請求項3に記載の半導 30 体レーザ素子。

【請求項5】 上記電流阻止構造体層は、上記半導体層 として、互いに選択的にエッチング可能な層を含むこと を特徴とする請求項3または4に記載の半導体レーザ素 子。

【請求項6】 半導体基板上に、少なくとも第1のクラ ッド層と、活性層と、第2のクラッド層と、電流阻止層 を順に積層する工程と、

フォトリソグラフィおよびエッチングを行って、上記電 流阻止層の表面側に、所定の幅と深さを有するストライ 40 プ状の溝を形成する工程と、

フォトリソグラフィを行って、上記ストライプ状の溝の 両側の電流阻止層表面に、上記ストライプ状の溝を中心 とし、この溝の幅よりも広いストライブ状の窓を有する フォトレジストを設ける王程と、

上記フォトレジストをマスクとして、上記電流阻止層が 上記窓の中心部で貫通するまでエッチングを行って、と の貫通箇所の両側に途中までエッチングされた領域を残 して上記電流阻止層に2段の深さを有するストライプ状 の溝を形成する工程と、

上記半導体基板上に、少なくとも第3のクラッド層を積 層する工程を有することを特徴とする半導体レーザ素子 の製造方法。

【請求項7】 半導体基板上に、少なくとも第1のクラ ッド層と、活性層と、第2のクラッド層と、選択的にエ ッチング可能な第1の電流阻止層,エッチストップ層お よび第2の電流阻止層を含む電流阻止構造体層とを順に 積層する工程と、

フォトリソグラフィを行って、上記電流阻止構造体層の 10 表面にストライプ状の窓を有するフォトレジストを設 け、このフォトレジストをマスクとして上記第2の電流 阻止層を上記エッチストップ層に対して選択的にエッチ ングして除去し、続いて、上記エッチストップ層を上記 第1の電流阻止層に対して選択的にエッチングして除去 して、上記電流阻止構造体層に所定の幅と深さを有する ストライプ状の溝を形成する工程と、

フォトリソグラフィを行って、上記ストライプ状の溝の 両側の電流阻止構造体層表面に、上記ストライプ状の溝 を中心とし、この溝の幅よりも広いストライプ状の窓を 20 有するフォトレジストを設ける工程と、

上記フォトレジストをマスクとして、上記窓の中心部で 第1の電流阻止層をエッチングして除去するとともに上 記中心部の両側で上記第2の電流阻止層を上記エッチス トップ層に対して選択的にエッチングして除去して、上 記電流阻止層に2段の深さを有するストライプ状の溝を 形成する工程と、

上記半導体基板上に、少なくとも第3のクラッド層を形 成する工程を有することを特徴とする半導体レーザ素子 の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は半導体レーザ素子およ びその製造方法に関し、より詳しくは、低閾値電流、髙 効率で安定に基本モード動作する半導体レーザ素子およ びその製造方法に関する。

[0002]

【従来の技術】半導体レーザ素子は多くの応用分野にお いて良好な光学特性が要求されており、これを実現する ために、屈折率導波構造を採用している場合が多い。屈 折率導波構造としては、分子線エピタキシー(MBE)法 や有機金属気相成長(MOCVD)法などの結晶成長法に よって作製されるセルフアライン構造のものが知られて

【0003】図12はセルフアライン構造を有する従来 の半導体レーザ素子の断面を示している。この半導体レ ーザ素子は、n-GaAs基板101上に、MOCVD法 によって、n-GaAsパッファ層102(厚さ0.5μ m)、n-A1,Ga,-,As第1のクラッド層103(y=0. 45、厚さ1μm)、Al, Ga, , As活性層104(x=0. 50 13、厚さ0.08μm)、p-Al, Ga, As第2のクラ

ッド層 1 0 5 (厚さ 0 . 2 μm)、n-GaAs電流阻止層 1 06(厚さ1μm)を順に積層している。続いて、フォト リソグラフィおよびエッチングを行って、電流阻止層 1 06に3~4μmの幅で第2クラッド層105の表面に 至るストライプ状の溝120を形成する。この後、この 上に、再びMOCVD法によって、p-A1,Ga,.,As第 3のクラッド層108(厚さ1μm)、p-GaAsキャップ 層109(厚さ1μm)を順に積層している。動作時に は、上記電流阻止層106に設けたストライプ状の溝1 20に電流通路が形成されるとともに、電流阻止層10 6が有する光吸収作用によって屈折率導波機構が形成さ れる。この半導体レーザ素子では、上記光吸収作用によ って高次の横モードに対する損失が基本横モードの損失 に対して非常に大きくなる結果、極めて安定な基本横モ ード動作を得ることができる。

#### [0004]

【発明が解決しようとする課題】しかしながら、上記従 来の半導体レーザ素子は、上記電流阻止層106の光吸 収効果に基づく内部損失に起因して、微分効率の低下や 発振閾値電流の増大という特性悪化を招いている。微分 20 効率を高め、発振閾値電流を低下させるためには、上記 光吸収効果に基づく内部損失をできるだけ小さくしなけ ればならない。

【0005】そとで、との発明の目的は、電流阻止層の 光吸収効果に基づく内部損失を低減でき、高微分効率か つ低閾値電流で安定に基本横モード発振する半導体レー ザ素子およびその製造方法を提供することにある。

【課題を解決するための手段および作用】上記目的を達 成するために、この発明の半導体レーザ素子は、半導体 30 基板上に、少なくとも第1のクラッド層と、活性層と、 第2のクラッド層と、電流通路を形成するストライプ状 の溝が設けられた電流阻止層と、第3のクラッド層が順 に積層されてなる半導体レーザ素子において、上記電流 阻止層は、上記ストライプ状の溝が2段の深さになるよ うに、上記溝がこの層を貫通する箇所に接する厚さが薄 い第1の領域と、この第1の領域に連なり、厚さが厚い 第2の領域を有することを特徴としている。

【0007】また、上記電流阻止層の第1の領域の厚さ D1は、0.05 μm<D1<0.3 μmの範囲内にあるの 40

【0008】また、この発明の半導体レーザ素子は、半 導体基板上に、少なくとも第1のクラッド層と、活性層 と、第2のクラッド層と、複数種類の半導体層からな -り、電流通路を形成するストライブ状の溝が設けられた 電流阻止構造体層と、第3のクラッド層が順に積層され てなる半導体レーザ素子において、上記電流阻止構造体 層は、上記ストライプ状の溝が2段の深さになるよう に、上記溝がこの層を貫通する箇所に接する厚さが薄い 第1の領域と、この第1の領域に連なり、厚さが厚い第 50 ザ索子の特性に関して検討を進めた結果、電流阻止層の

2の領域を有することを特徴としている。

【0009】また、上記電流阻止構造体層の第1の領域 を構成する半導体層のうち、上記活性層が発したレーザ 光を吸収する半導体層の厚さの和D5は、0.05 μm< D5<0.3 μmの範囲内にあるのが望ましい。

【0010】また、上記電流阻止構造体層は、上記半導 体層として、互いに選択的にエッチング可能な層を含む のが望ましい。

【0011】また、この発明の半導体レーザ素子の製造 10 方法は、半導体基板上に、少なくとも第1のクラッド層 と、活性層と、第2のクラッド層と、電流阻止層を順に 積層する工程と、フォトリソグラフィおよびエッチング を行って、上記電流阻止層の表面側に、所定の幅と深さ を有するストライプ状の溝を形成する工程と、フォトリ ソグラフィを行って、上記ストライブ状の溝の両側の電 流阻止層表面に、上記ストライプ状の溝を中心とし、と の溝の幅よりも広いストライプ状の窓を有するフォトレ ジストを設ける工程と、上記フォトレジストをマスクと して、上記電流阻止層が上記窓の中心部で貫通するまで エッチングを行って、この貫通箇所の両側に途中までエ ッチングされた領域を残して上記電流阻止層に2段の深 さを有するストライプ状の溝を形成する工程と、上記半 導体基板上に、少なくとも第3のクラッド層を積層する 工程を有することを特徴としている。

【0012】また、この発明の半導体レーザ素子の製造 方法は、半導体基板上に、少なくとも第1のクラッド層 と、活性層と、第2のクラッド層と、選択的にエッチン グ可能な第1の電流阻止層,エッチストップ層および第 2の電流阻止層を含む電流阻止構造体層とを順に積層す る工程と、フォトリソグラフィを行って、上記電流阻止 構造体層の表面にストライブ状の窓を有するフォトレジ ストを設け、このフォトレジストをマスクとして上記第 2の電流阻止層を上記エッチストップ層に対して選択的 にエッチングして除去し、続いて、上記エッチストップ 層を上記第1の電流阻止層に対して選択的にエッチング して除去して、上記電流阻止構造体層に所定の幅と深さ を有するストライプ状の溝を形成する工程と、フォトリ ソグラフィを行って、上記ストライプ状の溝の両側の電 流阻止構造体層表面に、上記ストライブ状の溝を中心と し、この溝の幅よりも広いストライプ状の窓を有するフ ォトレジストを設ける工程と、上記フォトレジストをマ スクとして、上記窓の中心部で第1の電流阻止層をエッ チングして除去するとともに上記中心部の両側で上記第 2の電流阻止層を上記エッチストップ層に対して選択的 にエッチングして除去して、上記電流阻止層に2段の深 さを有するストライプ状の溝を形成する工程と、上記半 導体基板上に、少なくとも第3のクラッド層を形成する 工程を有することを特徴としている。

【0013】本発明者は、セルフアライン型半導体レー

光吸収効果に基づく内部損失の大きさ(α)が、電流阻止 層の厚さ(Db)と単純には比例せず、むしろ周期的に変 化することを発見した。

【0014】例えば、図10(a)に示すセルフアライン 構造のモデルにおいて電流阻止層の厚さ(Db)を変化さ せるものとする(図中の括弧内に、各層の組成と厚さを それぞれ示している。)。この場合、本発明者の計算結 果によれば、発振領域Aとその両側の領域Bとの等価屈 折率の差(AN)と、電流阻止層の光吸収効果に基づく内 部損失の大きさ(α)とは、同図(b)に示すように変化す る。すなわち、Dbを0.1 μm程度から増加させていく とΔΝ、αの値は共に振動し、十分に厚いところで一定 値に収束してゆく。なお、図11(a)に示すセルフアラ イン構造のモデルにおいて電流阻止層の厚さ(Db)を変 化させた場合、電流阻止層の光吸収効果に基づく内部損 失の大きさ(α)は、同図(b)に破線で示すように、先の モデルのα(実線で示す)に対して若干だけシフトする。 【0015】とれらの結果は、屈折率導波機構が電流阻 止層の光吸収の大小では単純には決定されないこと、つ まり、電流阻止層の厚さ(Db)を薄くしていくと単純に 光吸収(つまり α)が減少し、同時にΔNも小さくなって 屈折率導波機構が失われるものではないことを示してい る。そして、Dbが0.05~0.3  $\mu$ mのときに限り、 $\Delta$ Nが最大、αが最小となることを示している。したがっ て、Dbを0.05~0.3 μmの範囲に設定すれば、ΔN が最大となってレーザ光はストライプ部に強く閉じ込め られ、また、αが略最小となって低閾値電流、高効率特 性となることが期待される(なお、高次横モードに関し ては、図12に示した従来例と同様に、安定な基本横モ ード発振が期待される。)。

【0016】しかしながら、実際には、電流阻止層の厚 さが0.3 µm以下になると、電流阻止層の本来の機能 (電流阻止機能)が不十分となる。このため、上述のよう な好ましい特性は、直ちには得られない。

【0017】そこで、この発明では、上記結果を踏まえ て、上記電流阻止層は、上記ストライプ状の溝が2段の 深さになるように、上記溝がこの層を貫通する箇所に接 する厚さが薄い第1の領域と、この第1の領域に連な り、厚さが厚い第2の領域を有することとした。すなわ ち、発振領域(ストライプ状の溝が貫通している領域)の 40 外側で電流阻止層の厚さや構造を変えることによって、 発振領域近傍(第1の領域に相当する)では光吸収が少な い低損失の条件に設定するとともに、その外側の領域 (第2の領域に相当する)では電流阻止層の厚さを厚くし て十分な電流阻止機能を持たせている。この構成では、 発振領域近傍(第1の領域に相当する)では電流阻止機能 は十分ではないが、その幅を小さく1μm程度にしてお けば、素子全体の電流阻止機能に与える影響はほとんど 無い。したがって、先に述べた内部損失(α)を低減する 効果により、低閾値電流、高効率特性が実現される。ま 50 2のクラッド層 5 (厚さ 0 . 2 0 μm)およびnー G aA s電

た、発振領域への強い光閉じ込めが実現され、この結 果、活性層に平行方向の遠視野像の拡がりが大きくな り、低楕円率が得られる。

【0018】また、上記電流阻止層に代えて、複数種類 の半導体層を含む電流阻止構造体層を有する半導体レー ザ素子では、上記電流阻止構造体層のストライプ状の溝 が2段の深さになるように、上記溝がこの層を貫通する 箇所に接する厚さが薄い第1の領域と、この第1の領域 に連なり、厚さが厚い第2の領域を設ける。この場合、 上記第1の領域を構成する半導体層のうち、上記活性層 が発したレーザ光を吸収する半導体層の厚さの和D5 を、

 $0.05 \mu m < D5 < 0.3 \mu m$ 

の範囲内に設定する。これにより、発振領域近傍(第1 の領域に相当する)では光吸収が少ない低損失の条件に 設定するとともに、その外側の領域(第2の領域に相当 する)では電流阻止構造体層の厚さを厚くして十分な電 流阻止機能を持たせることができる。

【0019】また、上記電流阻止構造体層が上記半導体 20 層として互いに選択的にエッチング可能な層を含む場 合、エッチングすべき層の下地の半導体層をいわゆるエ ッチストップ層として使用でき、エッチングを確実に停 止することができる。したがって、上記電流阻止構造体 層を精度良く仕上げることができる。

[0020]

【実施例】以下、この発明の半導体レーザ素子およびそ の製造方法を実施例により詳細に説明する。

【0021】図1は第1実施例の半導体レーザ素子の断 面を示している。この半導体レーザ素子は、n-GaAs 基板 1 上に、n-GaA sパッファ層 2 (厚さ 1 μm)と、n 30 - A 1, Ga, , A s第1のクラッド層3 (y=0.55、厚さ 1.5 μm)と、A 1x Ga<sub>1-x</sub> A s活性層 4 (x= 0.1 4、厚 さ0.08 μm)と、p-A1、Ga, -、As第2のクラッド層 5 (厚さ0.20 μm)と、電流通路を形成するストライプ 状の溝8が設けられたn-GaAs電流阻止層6(厚さ1 μ m)と、p-A1、Ga、As第3のクラッド層9 (厚さ1.2 μm)と、p-GaAsキャップ層10(厚さ1μm)を順に備 えている。上記電流阻止層6は、上記ストライプ状の溝 8が2段の深さになるように、この溝がこの層を貫通す る箇所に接する厚さが薄い第1の領域6aと、この第1 の領域に連なり、厚さが厚い第2の領域6bを有してい る。なお、11はp側電極、12はn側電極である。 【0022】との半導体レーザ素子は次のようにして作

【0023】 Oまず、図4 (a)に示すように、n-GaAs 基板 1 上に、MOC V D法により、n-GaA sバッファ 層2 (厚さ 1 μm)、n-A 1, Ga, -, As第 1 のクラッド層 3 (y=0.55、厚さ1.5 μm)、A 1<sub>x</sub> Ga<sub>1-x</sub> A s活性層 4 (x=0.14、厚さ0.08μm)、p-A1、Ga<sub>1-</sub>、As第

30

流阻止層 6 (厚さ 1 µm)を連続的に成長する。

【0024】②次に、同図(b)に示すように、フォトリ ソグラフィおよびエッチングを行って、上記電流阻止層 6の中央部に幅約2.5 μm、深さ0.15 μmのストライ プ状溝7を形成する。

【0025】③次に、再びフォトリソグラフィを行っ て、ストライプ状溝7の両側の電流阻止層6表面に図示 しないフォトレジストを設ける。このとき、このフォト レジストには、上記ストライプ状溝7を中心とする幅4 μm程度のストライプ状の窓を形成する(W2の値は、レ 10 なり、厚さが厚い第2の領域41bを有している。な ーザ光の拡がり幅が通常数 μmであることから、最大1 0 μmに設定される)。そして、同図(c)に示すように、 とのフォトレジストをマスクとして、上記電流阻止層6 を厚さ0.85 μm分だけエッチングして、電流阻止層6 に2段の深さを有するストライプ状溝8を形成する。す なわち、図1に示すように、電流阻止層6に、貫通箇所 を形成するとともに、この貫通箇所に接する厚さ D1= 0.15μmの第1の領域6aと、この第1の領域6aに連 なる厚さ $D2 = 1 \mu m$ の第2の領域6bを形成する。な お、第1の領域6aの幅(片側)は、(₩2-₩1)/2に 相当し、約0.75 µmとなる。

【0026】 **②**次に、図5 (d)に示すように、再びMO CVD法によって、全面に、p-A1、Ga, 、As第3のク ラッド層9 (厚さ1.2 μm)と、p-GaAsキャップ層1 0 (厚さ1 μm)を順に積層する。

【0027】 5最後に、同図(e)に示すように、基板の 両側に、p側電極11、n側電極12を形成する。そし て、劈開により、基板をチップに分割して作製を完了す

【0028】この半導体レーザ素子は、発振領域近傍 (第1の領域6aに相当する)では光吸収が少ない低損失 の条件に設定するとともに、その外側の領域(第2の領 域6 bに相当する)では電流阻止層の厚さを厚くして十分 な電流阻止機能を持たせている。したがって、先に述べ た内部損失(α)を低減する効果により、低閾値電流、高 効率特性を実現することができる。また、発振領域への 強い光閉じ込めを実現できる。この結果、活性層に平行 方向の遠視野像の拡がりが大きくなり、低楕円率を得る ことができる。なお、この構成では、発振領域近傍(第 1の領域6aに相当する)では電流阻止機能は十分ではな 40 いが、その幅を小さく1 µm以下(約0.75 µm)に設定 しているので、素子全体の電流阻止機能に与える影響は ほとんど無い。

【0029】図2は第2実施例の半導体レーザ素子の断 面を示している。この半導体レーザ素子は、n-GaAs 基板21上に、n-GaAsバッファ層22(厚さ1μm) と、n-A1,Ga,-,As第1のクラッド層23(y=0.5 5、厚さ1.5 μm)と、A1. Ga. - As第1の光ガイド層 24 (w= 0.40、厚さ0.15 μm)と、量子井戸構造活 性層25と、A, wG a, \_wA s第2の光ガイド層26 (厚さ 50 35の底に露出した第2の保護層31と第1の電流阻止

0.15 μm)と、p-A1, Ga,-, As第2のクラッド層2 7 (厚さ0.20 μm)と、複数種類の半導体層28~34 からなり、電流通路を形成するストライプ状溝36が設 けられた電流阻止構造体層41と、p-Al、Gal、As第 3のクラッド層37(厚さ1.2 μm)と、p-GaAsキャ ップ層38(厚さ1 µm)を備えている。上記電流阻止構 造体層41は、上記ストライプ状溝36が2段の深さに なるように、この溝がこの層を貫通する箇所に接する厚 さが薄い第1の領域41aと、この第1の領域41aに連 お、39はp側電極、40はn側電極である。

【0030】との半導体レーザ素子は次のようにして作 製する。

【0031】 **の**まず、図6 (a) に示すように、n-GaAs 基板21上に、分子線エピタキシー(MBE)法により、 n-GaAsバッファ層22(厚さ1μm)、n-Al, Ga, -v As第1のクラッド層23 (y=0.55、厚さ1.5 μ m)、A1, Ga, , As第1の光ガイド層24(w=0.40、 厚さ0.15 µm)、量子井戸構造活性層25、A1. Ga 1- As第2の光ガイド層26(厚さ0.15 μm)、p-A1 、Ga, 、As第2のクラッド層27(厚さ0.20μm)を順 に積層する。続いて、上記電流阻止構造体層41を構成 するp-GaAs第1の保護層28(厚さ0.03μm)、p-A1, Ga, - , As第1のエッチストップ層29(u=0.5 5、厚さ0.03 μm)、n-A1, Ga, As第1の電流阻 止層 3 0 (v= 0 . 1、厚さ 0 . 1 5 μm)、n-GaAs第2 の保護層(厚さ0.03 μm)31、n-A1。Ga,\_。As第2 のエッチストップ層(厚さ0.03μm)32、n-A1, Ga 1. A s第2電流阻止層33 (厚さ0.6 μm)およびn-Ga As第3の保護層34(厚さ0.05 µm)を順に積層す

【0032】②次に、上記第3の保護層34の表面にフ ォトレジスト(図示せず)を塗布して、フォトリソグラフ ィを行って、上記フォトレジストに幅約2.5μmのスト ライブ状の窓を形成する。次に、同図(b)に示すよう に、このフォトレジストをマスクとして選択エッチング を行って、第3の保護層34、第2の電流阻止層33を 除去し、第2のエッチストップ層32でエッチングを停 止させる。続いて、この第2のエッチストップ層32を 選択的に除去する(このとき、第2の保護層31がエッ チストップ層となる。)。これにより、基板上に、スト ライプ状溝35を形成する。

【0033】③次に、再びフォトリソグラフィを行っ て、ストライプ状溝35の両側の第3の保護層34表面 にフォトレジスト(図示せず)を設ける。このとき、この フォトレジストには、上記ストライプ状溝35を中心と する幅4μm程度のストライプ状の窓を形成する。そし て、同図(c)に示すように、このフォトレジストをマス クとして選択エッチングを行って、上記ストライプ状満

閉じ込めを実現できる。との結果、活性層に平行方向の **遠視野像の拡がりが大きくなり、低楕円率を得ることが** できる。

層30を除去し、第1のエッチストップ層29でエッチ ングを停止させる。同時に、ストライプ状溝35の両側 の第3の保護層34と第2の電流阻止層33を除去し、 第2のエッチストップ層32でエッチングを停止させ る。さらに、上記フォトレジストを除去したのち、スト ライブ状溝の底に露出した第1のエッチストップ層29 と第2のエッチストップ層32を選択的に除去する(C のとき、それぞれ第1の保護層28、第2の保護層31 がエッチストップ層となる。)。これにより、電流阻止 構造体層41に、2段の深さを有するストライプ状溝3 6を形成する。すなわち、電流阻止構造体層41に、貫 通箇所を形成するとともに、この貫通箇所に接する厚さ が薄い第1の領域41aと、この第1の領域41aに連な り、厚さが厚い第2の領域41bを形成する。

【0039】図3は第3実施例の半導体レーザ素子の断 面を示している。この半導体レーザ素子は、n-GaAs 基板21上に、n-GaAsパッファ層22(厚さ1μm) と、n-A1、Ga, - 、As第1のクラッド層23 (y=0.4 5、厚さ2.0 µm)と、多重量子井戸構造活性層125 と、p-A1, Ga, -, As第2のクラッド層27(厚さ0.1 5μm)と、複数種類の半導体層50~56からなり、電 流通路を形成するストライブ状溝59が形成された電流 阻止構造体層71と、p−A1、Ga,-、As第3のクラッド 層60(厚さ1.8μm)と、p-GaAsキャップ層61(厚 さ1 µm)を備えている。上記電流阻止構造体層71は、 上記ストライプ状溝59が2段の深さになるように、と の層の貫通箇所に接する厚さが薄い第1の領域7 1 a と、この第1の領域に連なり、厚さが厚い第2の領域7 1bを有している。なお、39はp側電極、40はn側電 極である。

【0034】との半導体レーザ素子では、エッチングす べき層の下地に、選択的にエッチング可能な半導体層 2 8,29,31,32を設けているので、確実にエッチン グを停止させることができ、ストライプ状溝36を精度 良く仕上げることができる。

> 【0040】との半導体レーザ素子は次のようにして作 20 製する。

【0035】 ④次に、図7 (d)に示すように、液相成長 法により、ストライプ状溝36の底に露出した第1の保 護層28をメルトバックした後、全面に、p-A1,Ga 1-v A s第3のクラッド層37(厚さ1.2 μm)と、p-Ga Asキャップ層38(厚さ1 μm)を積層する。なお、第1 の保護層28をメルトバックすると同時に、ストライプ 状構36の両側の第3の保護層34の全部もしくは一部 をメルトバックしても良い。

【0041】 **の**まず、図8 (a) に示すように、n-GaAs 基板21上に、分子線エピタキシー(MBE)法により、 n-GaAsバッファ層22(厚さ1μm)、n-Al, Ga, -, As第1のクラッド層23 (y=0.45、厚さ2.0 μ m)、多重量子井戸構造活性層125、p-A1、Ga, -、As 第2のクラッド層27(厚さ0.15 µm)を順に積層す る。続いて、上記電流阻止構造体層71を構成するn-GaAs第1の保護層50(厚さ0.03μm)、n-A1。Ga 30 1-u As第1のエッチストップ層51(u=0.55、厚さ 0.03 μm)、n-GaAs第1の電流阻止層52(厚さ0. 15 μm)、n-A 1, G a, , A s第 1 の再蒸発防止層 (w= 0.1、厚さ0.03μm)53、n-Al, Ga, -, As第2の エッチストップ層5 4 (厚さ 0 . 0 3 μm)、n-GaAs第 2の電流阻止層55 (厚さ0.6 μm)、n-A1 Ga, As 第2の再蒸発防止層56(厚さ0.05 μm)およびn-Ga As第2の保護層57(厚さ0.05 µm)を順に積層す る。

【0036】この段階で、電流阻止構造体層41の第1 の領域4 1 a,第2の領域4 1 bの厚さ D 3, D 4 (図 2 に 示す)は、D3=0.26μm、D4=0.97μm程度に なる。特に、上記第1の領域41aを構成する半導体層 28~34のうち活性層25が発したレーザ光を吸収す る半導体層28,30の厚さの和D5は、0.18 μm/C なっている。なお、第1の領域41aの幅(片側)は、(W 2-W1)/2に相当し、約0.75 µmとなる。

> 【0042】②次に、第2の保護層57の表面にフォト 40 レジスト(図示せず)を塗布して、フォトリソグラフィを 行って、上記フォトレジストに幅約2.5 μmのストライ ブ状の窓を形成する。次に、同図(b)に示すように、C のフォトレジストをマスクとして選択エッチングを行っ て、第2の保護層57、第2の再蒸発防止層56、第2 の電流阻止層55を除去し、第2のエッチストップ層5 4でエッチングを停止させる。続いて、この第2のエッ チストップ層54を選択的に除去する(このとき、第1 の再蒸発防止層53がエッチストップ層となる。)。と れにより、基板上に、ストライプ状溝58を形成する。

【0037】 5最後に、図7(e)に示すように、基板の 両側に、p側電極39、n側電極40を形成する。そし て、劈開により、基板をチップに分割して作製を完了す る。

【0038】との半導体レーザ素子は、発振領域近傍 (第1の領域41aに相当する)では光吸収が少ない低損 失の条件に設定するとともに、その外側の領域(第2の 領域41bに相当する)では電流阻止構造体層41の厚さ を厚くして十分な電流阻止機能を持たせている。特に、 上記第1の領域41aを構成する半導体層28~34の うち活性層25が発したレーザ光を吸収する半導体層2 8,30の厚さの和D5は、0.23μmであり、0.3μ m未満に設定されている。したがって、先に述べた内部 損失(α)を低減する効果により、低閾値電流、高効率特 性を実現することができる。また、発振領域への強い光 50 【0043】③次に、再びフォトリソグラフィを行っ

て、ストライプ状溝58の両側の第2の保護層57表面 にフォトレジスト(図示せず)を設ける。このとき、フォ トレジストには、上記ストライプ状溝58を中心とする 幅4 μπ程度のストライブ状の窓を形成する。そして、 同図(c)に示すように、このフォトレジストマスクとし て選択エッチングを行って、上記ストライプ状溝58の 底に露出した第1の再蒸発防止層53と第1の電流阻止 層52を除去し、第1のエッチストップ層51でエッチ ングを停止させる。同時に、ストライプ状溝55の両側 の第2の保護層57、第2の再蒸発防止層56、第2の 10 電流阻止層55を除去し、第2のエッチストップ層54 でエッチングを停止させる。さらに、上記フォトレジス トを除去したのち、ストライブ状溝の底に露出した第1 のエッチストップ層51と第2のエッチストップ層54 を選択的に除去する(このとき、それぞれ第1の保護層 50、第1の再蒸発防止層53がエッチストップ層とな る。)。これにより、電流阻止構造体層71に、2段の 深さを有するストライプ状溝59を形成する。すなわ ち、電流阻止構造体層71に、貫通箇所を形成するとと もに、この貫通箇所に接する厚さが薄い第1の領域71 aと、この第1の領域71aに連なり、厚さが厚い第2の 領域71bを形成する。

【0044】この半導体レーザ素子では、エッチングす べき層の下地に、選択的にエッチング可能な半導体層5 0,51,53,54を設けているので、確実にエッチン グを停止させることができ、ストライプ状溝59を精度 良く仕上げることができる。

【0045】④次に、図9(d)に示すように、上記基板 をMBE装置に導入し、ストライプ状溝59の底に露出 した第1の保護層50を再蒸発させる。続いて、MBE 法により、全面に、p-Al,Ga,、As第3のクラッド層 60(厚さ1.8 μm)と、p-GaAsキャップ層61(厚さ 1 μm)を積層する。

【0046】この段階で、電流阻止構造体層71の第1 の領域7 1 a,第2の領域7 1 bの厚さD3,D4 (図3に 示す)は、D3=0.29μm、D4=0.97μm程度に なる。特に、上記第1の領域71aを構成する半導体層 50~56のうち活性層125が発したレーザ光を吸収 する半導体層50,52,53の厚さの和D5は、0.2 は、(W2-W1)/2に相当し、約0.75 μmとなる。 【0047】 5 最後に、図9(e)に示すように、基板の 両側に、p側電極39、n側電極40を形成する。そし て、劈開により、基板をチップに分割して作製を完了す る。

【0048】との半導体レーザ素子は、発振領域近傍 (第1の領域71aに相当する)では光吸収が少ない低損 失の条件に設定するとともに、その外側の領域(第2の 領域716に相当する)では電流阻止構造体層71の厚さ を厚くして十分な電流阻止機能を持たせている。特に、

上記第1の領域71aを構成する半導体層50~56の **うち活性層25が発したレーザ光を吸収する半導体層5** 0,52,53の厚さの和D5は、0.26 μmであり、 0.3 μm未満に設定されている。したがって、先に述べ た内部損失(α)を低減する効果により、低閾値電流、高 効率特性を実現することができる。また、発振領域への 強い光閉じ込めを実現できる。この結果、活性層に平行 方向の遠視野像の拡がりが大きくなり、低楕円率を得る ことができる。

【0049】本発明者は、上記各実施例の半導体レーザ 素子を作製して、その特性を評価した。その結果、図1 2に示した従来の半導体レーザ素子に比して、内部損失 が1/2~1/3に減少しており、発振閾値電流が約4 OmA (従来)から20~30mA程度にまで減少している ことを確認した。また、外部微分効率は、従来に比して 1.5倍程度に改善された。このような特性は、特に高 出力レーザとして有効となる。また、第3実施例の半導 体レーザ素子の両端面に非対称コーティングを行ったも のでは、従来の半導体レーザ素子と比較すると、発振関 値電流を約25mA低減することができ、微分効率を1. 5倍に高めることができた。また、300mW以上に至 るまで安定な基本横モード発振を得ることができた。ま た、出射レーザ光の楕円率も低く、安定して2程度の良 好な値を得ることができた。

【0050】なお、この実施例はA1GaAs系半導体レ ーザ素子について述べたが、当然ながらこの材料系に限 られるものではない。この発明は他の材料系の半導体レ ーザ素子に広く適用することができる。また、電流阻止 構造体の構成や組成は、この実施例に限定されるもので 30 はなく、要求される特性や製造方法によって様々に変え るととができる。

[0051]

【発明の効果】以上より明らかなように、この発明の半 導体レーザ素子は、半導体基板上に、少なくとも第1の クラッド層と、活性層と、第2のクラッド層と、電流通 路を形成するストライブ状の溝が設けられた電流阻止層 と、第3のクラッド層が順に積層されてなる半導体レー ザ素子において、上記電流阻止層は、上記ストライプ状 の溝が2段の深さになるように、上記溝がこの層を貫通 1μmになっている。なお、第1の領域41aの幅(片側) 40 する箇所に接する厚さが薄い第1の領域と、この第1の 領域に連なり、厚さが厚い第2の領域を有しているの で、発振領域近傍(第1の領域に相当する)では光吸収が 少ない低損失の条件に設定するとともに、その外側の領 域(第2の領域に相当する)では電流阻止層の厚さを厚く して十分な電流阻止機能を持たせることができる。した がって、安定に基本横モード発振を行うことができる 上、低閾値電流、高効率特性を実現することができる。 また、発振領域への強い光閉じ込めを実現でき、この結 果、活性層に平行方向の遠視野像の拡がりを大きくする 50 ことができる。

【0052】また、上記電流阻止層の第1の領域の厚さ D1は、0.05μm<D1<0.3μmの範囲内にある場合、発振領域近傍を光吸収が少ない低損失の条件に設定 できる。すなわち、光吸収損失αを略最小にして低関値 電流、高効率特性を実現するととができる。

【0053】また、この発明の半導体レーザ素子は、半 導体基板上に、少なくとも第1のクラッド層と、活性層 と、第2のクラッド層と、複数種類の半導体層からな り、電流通路を形成するストライプ状の溝が設けられた 電流阻止構造体層と、第3のクラッド層が順に積層され 10 程を示す図である。 てなる半導体レーザ素子において、上記電流阻止構造体 層は、上記ストライプ状の溝が2段の深さになるよう に、上記溝がこの層を貫通する箇所に接する厚さが薄い 第1の領域と、この第1の領域に連なり、厚さが厚い第 2の領域を有しているので、発振領域近傍(第1の領域 に相当する)では光吸収が少ない低損失の条件に設定す るとともに、その外側の領域(第2の領域に相当する)で は電流阻止構造体層の厚さを厚くして十分な電流阻止機 能を持たせることができる。したがって、安定に基本横 モード発振を行うことができ、かつ、低閾値電流、高効 20 率特性を実現することができる。また、発振領域への強 い光閉じ込めを実現でき、この結果、活性層に平行方向 の遠視野像の拡がりを大きくするととができる。

【0054】また、上記電流阻止構造体層の第1の領域を構成する半導体層のうち、上記活性層が発したレーザ光を吸収する半導体層の厚さの和D5は、0.05  $\mu$ m< D5<0.3  $\mu$ mの範囲内にある場合、発振領域近傍を光吸収が少ない低損失の条件に設定できる。すなわち、光吸収損失  $\alpha$  を略最小にして低関値電流、高効率特性を実現することができる。

【0055】また、上記電流阻止構造体層は、上記半導体層として、互いに選択的にエッチング可能な層を含む場合、エッチングすべき層の下地の半導体層をいわゆるエッチストップ層として使用でき、エッチングを確実に停止することができる。したがって、上記電流阻止構造体層を精度良く仕上げることができる。

【0056】また、この発明の半導体レーザ素子の製造方法によれば、高微分効率かつ低関値電流で安定に基本横モード発振する半導体レーザ素子を作製することができる。

【図面の簡単な説明】

14

【図1】 この発明の第1実施例の半導体レーザ素子の 断面構造を示す図である。

【図2】 この発明の第2実施例の半導体レーザ素子の 断面構造を示す図である。

【図3】 この発明の第3実施例の半導体レーザ素子の 断面構造を示す図である。

【図4】 上記第1実施例の半導体レーザ素子の作製過程を示す図である。

【図5】 上記第1実施例の半導体レーザ素子の作製過程を示す図である。

【図6】 上記第2実施例の半導体レーザ素子の作製過程を示す図である。

【図7】 上記第2実施例の半導体レーザ素子の作製過程を示す図である。

【図8】 上記第3実施例の半導体レーザ素子の作製過程を示す図である。

【図9】 上記第3実施例の半導体レーザ素子の作製過程を示す図である。

【図10】 発振領域とその両側の領域との屈折率差△ 20 Nと、光吸収による内部損失αについての計算による電 流阻止層厚(Db)依存性を示す図である。

【図11】 発振領域とその両側の領域との屈折率差△ Nと、光吸収による内部損失αについての計算による電 流阻止層厚(Db)依存性を示す図である。

【図12】 従来のセルフアライン構造半導体レーザ素 子の断面構造を示す図である。

【符号の説明】

1 n-GaAs基板

2 n-GaAsバッファ層

30 3 n-A1、Ga<sub>1-v</sub>As第1のクラッド層

4 Al, Ga, , As活性層

5 p-A1, Ga, -, As第2のクラッド層

6 n-GaAs電流阻止層

6a 第1の領域

6b 第2の領域


7,8 ストライプ状溝


9 p-A1, Ga, -, As第3のクラッド層

10 p-GaAsキャップ層


11 p側電極


40 12 n 側電極







#### 【図10】






#### 【図11】





【図12】



フロントページの続き

(72)発明者 近藤 雅文

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72)発明者 兼岩 進治

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 幡 俊雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内